Questão 11575 —

Resposta: A

A alternativa A está correta porque o acúmulo de atrasos de propagação em FPGAs é agravado quando aumenta a quantidade de lógica combinacional entre dois elementos síncronos, criando long combinacional paths (caminhos combinacionais longos). Quanto maior a quantidade de portas lógicas em série no caminho de dados, maior é o atraso total de propagação, aproximando-se ou ultrapassando o período do clock disponível, causando falhas de timing. As demais alternativas estão incorretas: B sugere que aumentar o período do clock agrava o problema (na verdade, alivia), C menciona que PLLs e DSP reduzem restrições (eles ajudam, mas não resolvem o problema raiz de caminhos longos), D afirma que reduzir frequência agrava (na verdade, alivia a restrição de timing), e E sugere que pipeline encurta caminhos críticos (na verdade, pipeline adicional pode introduzir novos problemas de timing e não é uma solução automática).